(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-8147

(43)公開日 平成9年(1997)1月10日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
HOlL	21/8238			H01L	27/08	321H	J.,,
	27/092				29/78	301K	
	29/78						

審査請求 有 請求項の数2 OL (全 5 頁)


(21)出願番号	特願平7-148553	(71)出願人	000004237 日本電気株式会社		
(22)出顧日	平成7年(1995)6月15日	(72)発明者	東京都港区芝五丁目7番1号		
		(74)代理人	式会社内 弁理士 鈴木 弘男		

(54) 【発明の名称】 半導体装置の保護回路


(57)【要約】

【目的】 サイリスタ型ESD保護回路において、ターンオン電圧VTを下げ、臨界オフ電圧上昇率 dv/dtによる誤動作を防止した高性能ESD保護回路を提供する。

【構成】 nウエル領域14の周りにp+ウエル領域22が形成され、nウエル領域14とp+ウエル領域22との接合で決定されるターンオン電圧VTは低く設定できる。また、p+ウエル領域22によって寄生ベース抵抗は実効的に小さくできるため寄生バイポーラトランジスタを不用意にターンオンすることが防止できる。



C(13)



1

【特許請求の範囲】

【請求項1】 第1導電型の半導体基板内に第2導電型のウエル領域を設け且つ前記半導体基板内には第2導電型のMOSトランジスタを且つ前記ウエル領域内には第1導電型のMOSトランジスタをそれぞれ形成してなる相補型MOS半導体装置において、前記半導体基板内に形成され且つ低電位電源に接続された第1導電型の第1半導体領域と、前記ウエル領域内に形成され里の第1半導体領域と、前記ウエル領域内に形成され且つ入力端子もしくは出力端子に接続された第2導電型の第2半導体領域とを具備したことを特徴とする半導体装置の保護回路。

【請求項2】 前記ウエル領域の周りに第1導電型のウエル領域を設け、該ウエル領域の境界面を中心にして前記第1及び第2半導体領域が前記第1及び第2コンタクト領域の内側に形成されている請求項1に記載の半導体装置の保護回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の分野において半導体装置を静電気の放電(Electro Static Discharge, 以下「ESD」という)による高電圧の過渡現象から保護するための保護回路に関する。

[0002]

【従来の技術】半導体デバイスが取り扱われるフィールドや製造工程で生じる可能性の高い静電気放電(ESD)現象は次の3つが考えられる。(1)半導体デバイスを取り扱う人体が外部静電気帯電物体となり、人体に蓄えられた静電気がデバイスの端子に放出されて破壊を起こす。(2)デバイスの近傍にある金属などの物体が静電気を帯電している場合、デバイスの端子とこれらの物体が接触してESD破壊に至る。(3)デバイス自身(デバイス導体部あるいは封入プラスチックパッケージ)が静電気を帯電し、デバイスの端子から他の導体へ第電気が放出され破壊が生じる。従来このような静電気によるサージから集積回路の内部(回路)を保護するための各種の保護回路が実用化されている。

【0003】図3および図4に従来の保護装置の構造を示す。

【0004】図3は特公平2-52426号に開示された保護回路であり、pチャネルMOSトランジスタTP33及びnチャネルMOSトランジスタTN34は入力段のCMOSインバータIを構成しており、このインバータIの共通ゲートは信号入力端子INに、共通ドレインは図示しない次段の回路にそれぞれ接続されている。図中、断面構造で示されている回路は保護回路である。この保護回路では、1×10¹³/cm³程度の濃度でp型不純物を含むp・型エピタキシャル層12を成長させ

-

たものを出発基板 1 3 として用いており、この基板 1 3 上には深さが約 2 μ mの n ウエル領域 1 4 が選択的に形成されている。

【0005】 p型基板 13上には、この基板 13(p型 エピタキシャル層 12)に対してコンタクトをとるための $1\times10^{19}/cm^3$ 程度の濃度で p型不純物を含むコンタクト領域 15 と、 $1\times10^{19}/cm^3$ 以上の濃度で n型不純物を含む n型半導体領域 16 とが形成されている。

【0006】また、nウエル領域 14の境界をはさんで領域 15、16の反対側に位置するnウエル領域 14上には、1×10¹⁹/cm³以上の濃度でp型不純物を含むp型半導体領域 17と、nウエル領域 14に対してコンタクトをとるための1×10¹⁹/cm³程度の濃度でn型不純物を含むコンタクト領域 18とが形成されている。

【0007】そして、p型のコンタクト領域15、n型半導体領域16及びp型基板13は低電位電源Vssに接続され、p型半導体領域17及びn型のコンタクト領域18は上記信号入力端子INに接続されている。

【0008】この従来例の相補型MOS半導体装置の保護回路では、第1の半導体領域16をエミッタ、基板13をベース、nウエル領域14をコレクタとする第1極性のバイポーラトランジスタと、第2の半導体領域17をエミッタ、nウエル領域14をベース、基板13をコレクタとする第2極性のバイポーラトランジスタがそれぞれ等価的に構成され、信号入力端子INもしくは信号出力端子に高電圧が印加された際に上記第1極性及び第2極性のバイポーラトランジスタからなる回路でラッチアップを生じさせて高電圧による電流をバイバスするようにしている。

【0009】図4は1991年 EOS/ESD SY MPOSIUM PROCEEDINGSの第88頁か ら第97頁に記載されたもう1つの従来例を示す。図4 においては図3と同一の領域は同一の記号で示した。こ の従来例と前述した図3の従来例との相違は、第2の半 導体領域17(エミッタ)がn型の半導体領域41と隣 接し、かつ n型の半導体領域41が nウェル (ベース) 領域14とp型エピタキシャル層12とにまたがって形 成されている点である。この従来例の相補型MOS半導 体装置の保護回路も図3に示した保護回路と同様に第1 極性のバイポーラトランジスタと第2極性のバイポーラ トランジスタとからなり、ラッチアップを生じさせて高 電圧による電流をバイパスする。この場合図3の保護回 路と比較して、図4の保護回路ではラッチアップの起動 の源泉となるトリガー電圧VT(以下「ターンオン電 圧」という)が低くできる。

[0010]

【発明が解決しようとする課題】図3に示したサイリスタ型ESD保護回路では、ターンオンする電圧VTがn

ウエルのプレイクダウン電圧によってきまるため通常は 50 Vと高く内部素子の保護という意味で十分ではな い。一般に保護回路設計の基本的考え方として、(1) ESDチャージを被保護素子の破壊電圧、電流以下で保 護素子によって吸収する、(2)保護素子が破壊しな い、(3)保護素子は製品の動作範囲で製品特性を損な わない、が基本である、が特に(1)において保護素子 の耐圧設計は保護の要である。すなわち保護素子の耐圧 BV設計は、

最大定格<BV<被保護素子の耐圧、ゲート破壊電圧 としなければならない。ゲート破壊電圧はトランジスタ の微細化(高速化)に伴い15 V程度と小さくなってき ているので、図4に示した従来例の低圧設計(この場合 ターンオン電圧VTは50Vが相当)では被保護素子を 十分保護できないという問題がある。

【0011】このような欠点を改善したのが図4の従来 例である。この場合、n型の半導体領域41 (n+)と p型のエピタキシャル層12 (p-) で耐圧 V T が決ま るので、耐圧VTは10数Vと低く設定できるメリット がある。

【0012】しかしながら実際の製品に本構造の保護素 子を適用しようすると、製造条件のゆらぎに対して必ず しも保護素子の特性が安定しているという保証はない。 つまり保護素子を構成する寄生バイポーラがノイズに対 してOFFを保つ特性はdv/dt特性(臨界オフ電圧 上昇率特性)と呼ばれるが、このdv/dtは保護素子 自身が誤動作しない程度に大きく設定されなければなら ない。図4の従来例では基板13の寄生ベース抵抗が大 きいため信頼性を含めて安定した d v / d t 特性の設計 が困難であり、製造条件のゆらぎに対して影響を受けや 30 すいという問題がある。

【0013】本発明は上記の点にかんがみてなされたも ので、製造条件のゆらぎに対する影響を受けにくい静電 気の放電による高電圧の過渡現像から半導体装置を保護 する保護回路を提供することを目的とする。

[0014]

【課題を解決するための手段】本発明は上記の目的を達 成するために、第1導電型の半導体基板内に第2導電型 のウエル領域を設け且つ前記半導体基板内には第2導電 型のMOSトランジスタを且つ前記ウエル領域内には第 40 1 導電型のMOSトランジスタをそれぞれ形成してなる 相補型MOS半導体装置において、前記半導体基板内に 形成され且つ低電位電源に接続された第1導電型の第1 コンタクト領域と、前記低電位電源に接続された第2導 電型の第1半導体領域と、前記ウエル領域内に形成され 且つ入力端子もしくは出力端子に接続された第2導電型 の第2コンタクト領域と、前記ウエル領域内に形成され 且つ前記入力端子もしくは出力端子に接続された第1導 電型の第2半導体領域とを設けた。

型のウエル領域を設け、該ウエル領域の境界面を中心に して前記第1及び第2半導体領域を前記第1及び第2コ ンタクト領域の内側に形成した。

[0016]

【実施例】以下、本発明を図面を参照して説明する。

【0017】図1(a)は本発明による保護回路の一実 施例の断面図、図1(b)はその等価回路図を示す。

【0018】図1に示した実施例は本発明に係る保護回 路を特に信号入力端子の保護を図る半導体装置に適用し たものであり、pチャネルMOSトランジスタTP33 およびnチャネルMOSトランジスタTN34は、入力 段のCMOSインバータIを構成しており、このインバ ータIの共通ゲートは信号入力端子INに、共通ドレイ ンは図示しない次段の回路にそれぞれ接続されている。 図中、図3と同じ構成部分は同じ記号で示されている。 この保護回路では、1×1015/cm3 程度の濃度でp 型不純物を含むp型基板13を用いており、この基板1 3上には深さが約 2μ mのnウエル領域14が選択的に 形成されている。

【0019】上記P型基板13上には、この基板13に 対してコンタクトをとるため1×1019/cm3 程度の 濃度でP型不純物を含むコンタクト領域15と、1×1 019/cm3以上の濃度でn型不純物を含むn型半導体 領域16とが形成されている。

【0020】また、上記のnウエル領域14の境界をは さんで領域15、16の反対側に位置するnウエル領域 14上には、1×10¹⁹/cm³以上の濃度でp型不純 物を含むP型半導体領域17とnウエル領域14に対し てコンタクトをとるための1×1019/cm3 程度の濃 度でn型不純物を含むコンタクト領域18とが形成され ている。

【0021】さらに、nウエル領域14の周りに1×1 017/cm3以上の濃度でP型不純物を含むpウエル領 域22が前記n型半導体領域16と接して形成されてい

【0022】そして、p型のコンタクト領域15、n型 半導体領域16及びP型基板13は低電位電源Vssに接 続され、p型半導体領域17及びn型のコンタクト領域 18は信号入力端子 INに接続されている。

【0023】図1(b)は上記実施例による保護回路の 等価回路図である。図中のpnp型のバイポーラトラン ジスタ31は、P型半導体領域17をエミッタ、nウエ ル領域14をベース、P型基板13をコレクタとして寄 生的に形成されているものである。一方npn型のバイ ポーラトランジスタ32は、n型半導体領域16をエミ ッタ、P型基板13およびPウエル領域22をベース、 nウエル領域14をコレクタとして寄生的に形成されて いるものである。そしてトランジスタ31のエミッタ及 びベースは端子INに共に接続され、トランジスタ32 【0015】さらに、前記ウエル領域の周りに第1導電 50 のコレクタ及びベースはトランジスタ31のベース、コ

5

レクタにそれぞれ接続され、トランジスタ32のベース 及びエミッタは低電位電源Vssに接続されている。

【0024】本実施例は通常のMOS製造技術を用いて容易に製作できる。まずp型基板13の保護回路形成領域にpウエル領域22を選択的に形成する。一般にはボロンイオン注入後熱処理押込みにより所望のプロフボイルを形成する。続いてnウエル領域14を選択形成される。通常nウエル領域14はpチャネルMOSトランシスタTP33のnウエル領域と同時に形成される。ななはアウエルのシリコンMOS製造方法と何ら変わる点はなった。すなわちコンタクト領域15、p型半導体領域177レンチャネルMOSトランジスタTP33のソース、ドレインと同時に形成される。トリガー電圧Vインタクト領域18はNチャネルトランジスタTN34のソース、ドレインと同時に形成される。トリガー電圧VT(ターンオン電圧)はnウエル領域14とp+ウエル領域22の接合の降伏電圧で決定される。


【0025】図2は保護回路のチップ占有面積を減らす手段を講じた本発明のさらに他の実施例を示す。図中図1と同じ構成部分には同じ参照数字を付して示してあり、本実施例では従来を1としたときにチップ占有面積を0.25とすることができる。

[0026]

【発明の効果】以上説明したように、本発明においては、nウエル領域14の周りにp+ウエル領域22が形成されているので、サイリスタ型ESD保護素子のターンオン電圧VTはp+ウエル領域22のドース量を調整することにより低く設定できる。このため図1(c)に示すDC特性図に示すように、nウエル領域14とp+ウエル領域22の接合の降伏電圧で決定されるVTは15~20V程度に設定できる。

【0027】また、p+ウエル領域22によって寄生ベース抵抗を小さくすることができるので、寄生バイポーラトランジスタのベース抵抗をブレークダウン電流が流

【図2】



6

れ、寄生バイポーラトランジスタにターンオンを引き起こす誤動作を防止できる。従って本実施例では、長期信頼性を含め安定した d v / d t 特性を有し、製造条件のゆらぎに対して影響の少ない高性能な保護回路を供給できる。

【0028】ところで、本発明を半導体装置の入力端子の保護に適用することにより、MIL規格で2KV以上、パッケージ帯電法で2KV以上の良好な耐量を得ることができる。

0 【図面の簡単な説明】

【図1】(a)は本発明による保護回路の一実施例の断面構造を示す図、(b)は等価回路図、/(c)は同回路のDC特性図である。

【図2】本発明による保護回路の他の実施例の断面構造 を示す。


【図3】従来の保護回路の一例の断面構造を示す図である。

【図4】従来の保護回路の他の例の断面構造を示す図である。


20 【符号の説明】

- 11 p+型エピタキシャル基板
- 12 出発基板
- 15 p型のコンタクト領域
- 17 p型半導体領域
- 22 p+ウエル
- 31 pnp型のバイポーラトランジスタ
- 32 npn型のバイポーラトランジスタ
- 4 1 n型半導体領域
- 12 p型エピタキシャル層
- 30 14 nウエル領域
 - 16 n型半導体領域
 - 18 n型コンタクト領域
 - 33 pチャネルMOSトランジスタ (TP)
 - 34 nチャネルMOSトランジスタ (TN)

【図3】



BEST AVAILABLE COPY



BEST AVAILABLE COPY

